設計技術文章

Design technology article

MOS設計選型的幾個基本原則 建議初選之基本步驟: 01 電壓應力 在電源電路應用中,往往首先考慮漏源電壓 VDS 的選擇。在此上的基本原則為 MOSFET 實際工作環境中的最大峰值漏源極間的電壓不大於器件規格書中標稱漏源擊穿電壓的 90% 。即:VDS_peak ≤ 90% * V(BR)DSS 註:壹般地, V(BR)DSS 具有正溫度系數。故應取設備最低工作溫度條件下之 V(BR)DSS值作為參考。 02 漏極電流 其次考慮漏極電流的選擇。基本原則為 MOSFET 實際工作環境中的最大周期漏極電流不大於規格書中標稱最大漏源電流的 90% ;漏極脈沖電流峰值不大於規格書中標稱漏極脈沖電流峰值的 90% 即:ID_max ≤ 90% * ID ID_pulse ≤ 90% * IDP 註:壹般地, ID_max 及 ID_pulse 具有負溫度系數,故應取器件在最大結溫條件下之 ID_max 及 ID_pulse 值作為參考。器件此參數的選擇是極為不確定的—主要是受工作環境,散熱技術,器件其它參數(如導通電阻,熱阻等)等相互制約影響所致。最終的判定依據是結點溫度(即如下第六條之“耗散功率約束”)。根據經驗,在實際應用中規格書目中之 ID 會比實際最大工作電流大數倍,這是因為散耗功率及溫升之限制約束。在初選計算時期還須根據下面第六條的散耗功率約束不斷調整此參數。建議初選於 3~5 倍左右 ID = (3~5)*ID_max。 03 驅動要求 MOSFEF 的驅動要求由其柵極總充電電量( Qg )參數決定。在滿足其它參數要求的情況下,盡量選擇 Qg 小者以便驅動電路的設計。驅動電壓選擇在保證遠離最大柵源電壓( VGSS )前提下使 Ron 盡量小的電壓值(壹般使用器件規格書中的建議值)。 04 損耗及散熱 小的 Ron 值有利於減小導通期間損耗,小的 Rth 值可減小溫度差(同樣耗散功率條件下),故有利於散熱。 […]
2019-10-04 9,780
01 米勒平臺形成的基本原理 MOSFET的柵極驅動過程,可以簡單的理解為驅動源對MOSFET的輸入電容(主要是柵源極電容Cgs)的充放電過程;當Cgs達到門檻電壓之後, MOSFET就會進入開通狀態;當MOSFET開通後,Vds開始下降,Id開始上升,此時MOSFET進入飽和區;但由於米勒效應,Vgs會持續壹段時間不再上升,此時Id已經達到最大,而Vds還在繼續下降,直到米勒電容充滿電,Vgs又上升到驅動電壓的值,此時MOSFET進入電阻區,此時Vds徹底降下來,開通結束。 由於米勒電容阻止了Vgs的上升,從而也就阻止了Vds的下降,這樣就會使損耗的時間加長。(Vgs上升,則導通電阻下降,從而Vds下降) 米勒效應在MOS驅動中臭名昭著,他是由MOS管的米勒電容引發的米勒效應,在MOS管開通過程中,GS電壓上升到某壹電壓值後GS電壓有壹段穩定值,過後GS電壓又開始上升直至完全導通。為什麽會有穩定值這段呢?因為,在MOS開通前,D極電壓大於G極電壓,MOS寄生電容Cgd儲存的電量需要在其導通時註入G極與其中的電荷中和,因MOS完全導通後G極電壓大於D極電壓。米勒效應會嚴重增加MOS的開通損耗。(MOS管不能很快得進入開關狀態) 所以就出現了所謂的圖騰驅動!!選擇MOS時,Cgd越小開通損耗就越小。米勒效應不可能完全消失。 MOSFET中的米勒平臺實際上就是MOSFET處於“放大區”的典型標誌。 用用示波器測量GS電壓,可以看到在電壓上升過程中有壹個平臺或凹坑,這就是米勒平臺。 02 米勒平臺形成的詳細過程 米勒效應指在MOS管開通過程會產生米勒平臺,原理如下。 理論上驅動電路在G級和S級之間加足夠大的電容可以消除米勒效應。但此時開關時間會拖的很長。壹般推薦值加0.1Ciess的電容值是有好處的。 下圖中粗黑線中那個平緩部分就是米勒平臺。 刪荷系數的這張圖 在第壹個轉折點處:Vds開始導通。Vds的變化通過Cgd和驅動源的內阻形成壹個微分。因為Vds近似線性下降,線性的微分是個常數,從而在Vgs處產生壹個平臺。 米勒平臺是由於mos 的g d 兩端的電容引起的,即mos  datasheet裏的Crss 。 這個過程是給Cgd充電,所以Vgs變化很小,當Cgd充到Vgs水平的時候,Vgs才開始繼續上升。 Cgd在mos剛開通的時候,通過mos快速放電,然後被驅動電壓反向充電,分擔了驅動電流,使得Cgs上的電壓上升變緩,出現平臺。 0~t1: Vgs from 0 to Vth.Mosfet沒通.電流由寄生二極管Df. t1~t2: Vgs from Vth to Va. Id t2~t3: Vds下降.引起電流繼續通過Cgd. Vdd越高越需要的時間越長. Ig 為驅動電流. 開始降的比較快.當Vdg接近為零時,Cgd增加.直到Vdg變負,Cgd增加到最大.下降變慢. t3~t4: Mosfet 完全導通,運行在電阻區.Vgs繼續上升到Vgg. 平臺後期,VGS繼續增大,IDS是變化很小,那是因為MOS飽和了。。。,但是,從樓主的圖中,這個平臺還是有壹段長度的。 這個平臺期間,可以認為是MOS 正處在放大期。 前壹個拐點前:MOS 截止期,此時Cgs充電,Vgs向Vth逼進。 前壹個拐點處:MOS 正式進入放大期 後壹個拐點處:MOS 正式退出放大期,開始進入飽和期。 […]
2019-05-04 15,372
電子產品的研發和生產的進程中,隨著電子元器件的樣品測試,小批量,大批量,數量不斷的增加,“0缺陷”產品是不存在的,有缺陷卻是壹種必然。有缺陷並不可怕,大家最關心的是產品失效以後如何正確找出原因,確定失效機理,避免失效再次發生。今天和大家分享壹些分立元器件的失效分析基本步驟和方法,因篇幅有限,主要講電應力分析,希望對各位工程師朋友們有幫助。 1. 概念 1.1:失效分析隸屬於產品可靠性。 1.2:產品可靠性分析有三種工程方法:可靠性數據;可靠性測試和失效分析 1.3:失效分析是指失效產品的物理和化學反應進行分析,找出機理,分析本質原因。 2.流程 3.應力 產品出廠時理論上是“100%”的良品,之所以失效壹定是外界誘因導致,這些誘因就是各種應力,主要有電應力、熱應力、機械應力、化學應力等。而最常見的壹種就是電應力。怎樣確定是電應力失效,是電流燒壞還是電壓擊穿呢? 4.案例分析 典型電流燒壞 當大電流經過芯片時,因電流是瞬間,高能量的沖擊,最先燒毀的往往是鍵合線的接觸點,位置會靠近開窗處,如上圖     當元器件中產生脈沖電壓時,因為電壓也是瞬時的,如果在導通良好的開窗處往往可以迅速將電荷消除,而在遠離窗口處更容易擊穿,擊穿處常常表現有“熔孔”的形狀。     在壹些超薄結構的二極管中,因芯片和框架連接是焊接的方式,不使用鍵合方式,沒有開窗口。所以單純從位置很難判斷。這是可以觀察失效點形狀,如上圖呈現“爆米花”形狀,是最常見的電流燒壞。肖特基二極管,因為采用的是金屬半導體結構,內部有壹層金屬薄膜。電壓擊穿時容易發生尖端放電現象,這和金屬薄膜生產時表面粗糙度有關,所以擊穿位置也可能靠近開窗口上訴幾種案例是常見的典型的電流,電壓失效,但是失效種類千奇百怪,更多的是考驗分析師的失效分析能力,個人建議從壹下四點進行提升: 思維嚴謹 註重細節 冷靜分析 知識面寬
2019-02-04 4,315
靜電,是大家非常熟悉的壹種普遍自然現象。雖然靜電獨有的特性功能被應用到我們日常生活中,比如:靜電除塵、靜電復印、靜電噴塗、靜電植絨、靜電分離等,但是,對於電子產品、設備而言,靜電放電是壹種危害,導致功能紊亂甚至部分精密器件損壞。為此,靜電對電路引起的幹擾、對元器件、CMOS電路及接口電路造成的破壞等問題引起重視。尤其是接觸過靜電防護方案設計的工程師,靜電對電子產品造成的幹擾或損壞程度心知肚明。為此,在電路設計中,ESD保護二極管,是必不可缺少的電路保護器件。 ESD器件概述 ESD,中文意思:靜電釋放,國際上習慣將用於靜電防護的器材統稱為“ESD”,是壹種常用性的過壓、靜電保護元件,保護電子設備中敏感電路免遭靜電影響。ESD保護管並聯於電路中,當電路正常運作時,ESD保護管處於高阻態,不影響線路正常工作;當電路出現異常過壓並擊穿電壓時,迅速由高阻態轉為低阻態,給予瞬間電流提供阻抗導通路徑,把異常電壓箝制在壹個安全的水平,從而保護被保護IC或線路。 ESD二極管憑借體積小、封裝多樣化、響應速度快(小於1ns)、電容值低、漏電流低(小於1uA)、超低箝位電壓、電壓值低等獨有優勢,廣泛應用於USB接口、HDMI接口、天線接口、VGA接口、IEEE1394接口、DVI接口、按鍵電路、SIM卡、耳機及各類數據傳輸接口。 ESD靜電二極管的選型: ESD靜電保護二極管選型,這幾乎是每個采購者詢問最多問題之壹,也是比較頭痛的問題。ESD二極管選型之前,需要熟悉ESD保護管參數和特性,遵循靜電保護元件的選型公式,同時還需要根據方案設計需求來選合適的ESD靜電保護二極管。 第壹、要采用Array式的ESD保護組件,這樣才可以用最少的組件數來縮小PCB的空間及降低PCB的寄生阻抗; 第二、ESD保護組件的線路電容要夠低,如USB2.0需要用小於3pF,USB3.0需要用小於0.3pF,10/100M LAN需要用小於3pF的ESD保護元件; 第三、ESD保護元件的箝制電壓必須要夠低,才能使系統在ESD發生時還能不受幹擾地運作,至於要多低的箝制電壓才夠,則要看系統的噪聲免疫能力而定。
2019-01-04 4,431
作為電源電子行業的深度交流平臺,2018年11月24日電源網工程師技術交流年度盛會成功的在深圳馬哥孛羅好日子酒店舉行。 本次特邀請到眾多專家學者,包括北京理工大學研究員沙德尚老師,半導體應用聯盟前秘書長陶顯芳老師,武漢大學光電工程學院,光電子半導體激光技術專家杜佐兵老師,特約專家毛聖華等資深學者,以及時科工程師戴群峰壹同分享知識,討論技術,給到場的學者壹場技術上的饕餮盛宴。 當然如果妳沒有到現場,那就讓小編帶妳全程回顧時科工程師戴群峰現場講的《二極管在大環境下的應用》 以下內容由現場演講整理: 在探討二極管在大環境的應用之前,先看壹看半導體產業,半導體分立元器件所處的大環境。首先看看半導體產業的外部應用環境的變更: 之前主要增長點是PC和移動智能終端,近些年的增長點是物流網,電子汽車等。 其次再來看看半導體產業內部環境。半導體產業可分為集成電路和半導體分立元器件(LED和傳感器等不單獨劃分)。然而人們說到半導體產業就會想到集成電路,關註集成電路市場的變更,往往容易忽略分立元器件,主要原因有: 首先優缺點對比: 在這樣的內部和外部環境下,半導體分立元器件的優勢,發展方向和前景在哪? 先說壹下優勢: 因為以上幾點優勢,所以半導體分立元器件依舊被廣泛應用,主要發展方向也在大電流,大功率,耐壓方面(後面會著重分析),最近壹些年和集成電路的市場占有比值壹直是2:8左右,沒有多大變化,相信在未來壹些年依舊會保持。 隸屬於半導體分立元器件的壹種,二極管在這樣的環境下將如何不斷擴充自我的性能來滿足不斷變更的應用環境呢? 第壹, 不斷開發自我功能和品種:二極管的起始 這麽多年的發展,應用不斷的挖掘和擴充 接下來我們著重來看壹下,單獨壹種二極管是怎樣擴充其應用的,研發人員是從哪些方面對其進行改進的。 以肖特基為例,追本溯源肖特基二極管是肖特基博士研發的,金屬和半導體組成,形成電場構成肖特基勢壘。優點就是VF低,開關速度快,損耗低;缺點就是耐壓低,IR大。 為了不斷滿足大環境的應用,肖特基的研發方向是更大電流,耐壓,更低VF和IR。為了實現這些特性,研發人員是從哪些方向去改善的呢? 下面我从MOS管的常用曲线中引入SOA的曲线进行分析如下图: 由圖可以看出,要想提高肖特基二極管的性能,可以從內部結構,封裝,和新型材料等方面進行提升。 首先從內部結構的更新,對比傳統的結構和新型的結構 在此以我司的一颗物料进行对比分析: 可以看出,采用溝道結構,15A的電流只要在TO-277的封裝就可以滿足要求,而且正向電流15A時VF(typ)=0.45V。 再者可以從封裝上面進行創新,有幾種不同的方案,有壹些增大散熱片體積,有壹些是正反面都有散熱片等等,我公司采用的更薄的封裝確能得到更好的散熱和性能,原理如下: 參數對比如下: 我公司這種解決方案在國內是最早的壹批,現在不僅應用在肖特基上面,也已經應用在整流橋上面了: 最後壹種是采用新的材料,如下 SiC絕緣擊穿場強是Si的10倍,因此能夠以具有更高的雜質濃度和更薄的厚度的漂移層作出600V~數千V的高耐壓功率器件。 SiC材料卻能夠以高頻器件結構的多數載流子器件(肖特基勢壘二極管和MOSFET)去實現高耐壓,從而同時實現 “高耐壓”、“低導通電阻”、“高頻” 這三個特性。 另外,帶隙較寬,是Si的3倍,因此SiC功率器件即使在高溫(175°C)下也可以穩定工作。 隨著材料科學,成產工藝等的不斷推高,以後會有更多更優秀的二極管問世以滿足各種應用的需求。
2018-12-04 4,127